Xilinx 全工具链综合助手，覆盖从零到一的完整 FPGA/MPSoC 工程构建，包括： - Vivado：硬件设计、Block Design、IP 配置、XDC 约束、综合实现、比特流生成 - Vitis HLS：C/C++ 高层次综合，生成自定义 IP 核 - Vitis Unified IDE（2022.x+）：嵌入式软件开发，Platform/Domain/Application 创建，XSCT 脚本 - PetaLinux：嵌入式 Linux 系统构建，BSP 配置，内核/rootfs 定制，启动镜像生成 - 器件支持：Zynq UltraScale+ MPSoC（EG/EV 全系及 ZCU10x 评估板）、Versal、纯 FPGA（UltraScale+/UltraScale/7 系列） 只要用户提到以下任何内容，请立即使用本 skill： vivado、vitis、hls、高层次综合、vitis_hls、petalinux、zynq、ultrascale、fpga、mpsoc、xsa、比特流、 block design、综合、实现、xdc、约束、IP核、AXI、嵌入式软件、裸机程序、linux镜像、bsp、设备树、 jesd204、jesd204b、jesd204c、204b升级204c、204b迁移、高速串行、DAC、ADC、AD9144、AD9250、AD9680、 grpc、protobuf、rpc、远程调用、上位机通信、petalinux grpc、嵌入式 rpc、zmq 迁移 grpc、udmabuf、axi dma 上位机 请在用户描述任何 Xilinx/AMD FPGA 硬件或软件设计任务时主动使用本 skill。
本 skill 帮助你完成 Xilinx（AMD）完整设计流程，生成可直接运行的脚本和文件。
收到任何 Xilinx 相关请求时，首先确定用户处于哪个阶段，然后加载对应参考文件。
[可选] Vitis HLS → Vivado → Vitis Unified / PetaLinux
C/C++ 算法 → IP 核 硬件平台设计 软件开发 / Linux 系统
hls_guide.md vivado_guide.md vitis_unified_guide.md
+ mpsoc_ps_config.md petalinux_guide.md
+ xdc_constraints.md
| 用户描述的任务 | 需要的工具 | 加载的参考文件 |
|---|---|---|
| C/C++ 算法加速、pragma 优化、生成 IP | Vitis HLS | ../../references/hls_guide.md |
| 创建工程、Block Design、配置 PS/IP、XDC、比特流 | Vivado | ../../references/vivado_guide.md + 按需加载 |
| PS 详细配置（DDR、MIO、时钟） |
| Vivado |
../../references/mpsoc_ps_config.md |
| IO 引脚约束、时序约束 | Vivado | ../../references/xdc_constraints.md |
| JESD204B→C 迁移、高速串行 ADC/DAC 接口 | Vivado | ../../references/jesd204b_to_c_migration.md |
| 嵌入式软件、裸机程序、RTOS、platform/domain | Vitis Unified | ../../references/vitis_unified_guide.md |
| 嵌入式 Linux、kernel 配置、rootfs、启动镜像 | PetaLinux | ../../references/petalinux_guide.md |
| PetaLinux 上跑 gRPC C++ 服务端 / Python 客户端、ZMQ→gRPC 迁移、udmabuf+AXI DMA 暴露 RPC | PetaLinux | ../../references/grpc_on_petalinux.md |
| 查找官方文档编号、UG/PG/DS 编号查询、文档用途说明 | 通用 | ../../references/official-docs/index.md |
在生成任何脚本之前，确认以下信息（没有明确答案的项主动提问）：
确认需求后，加载对应参考文件并按步骤生成脚本。
始终在生成脚本之前先读取参考文件，不要凭记忆生成 Tcl/XSCT/命令，因为不同 Vivado/Vitis 版本的 API 有差异。
Vivado 工程 → 先读 ../../references/vivado_guide.md
→ 如有 PS → 再读 ../../references/mpsoc_ps_config.md
→ 如有 IO → 再读 ../../references/xdc_constraints.md
→ 如有 JESD204 → 再读 ../../references/jesd204b_to_c_migration.md
HLS 工程 → 先读 ../../references/hls_guide.md
Vitis 工程 → 先读 ../../references/vitis_unified_guide.md
PetaLinux → 先读 ../../references/petalinux_guide.md
→ 如需 gRPC（C++ server / Python client、ZMQ 迁移）→ 再读 ../../references/grpc_on_petalinux.md
每次生成脚本时，必须提供：
.tcl、.xdc、.py、shell 脚本等）project_root/
├── 01_hls/ ← Vitis HLS 工程（可选）
│ ├── hls_create.tcl
│ └── src/*.cpp / *.h
│
├── 02_vivado/ ← Vivado 硬件工程
│ ├── create_project.tcl
│ ├── create_bd.tcl
│ ├── add_sources.tcl
│ ├── constraints/design.xdc
│ ├── build.tcl
│ └── output/
│ ├── design.bit
│ └── design_fixed.xsa
│
├── 03_vitis/ ← Vitis 软件工程
│ ├── create_platform.tcl (XSCT 脚本)
│ ├── create_app.tcl
│ └── src/*.c / *.h
│
└── 04_petalinux/ ← PetaLinux（可选）
├── build.sh
└── config/
Vitis HLS Vivado Vitis / PetaLinux
─────────────────────────────────────────────────────────────────────────
hls_ip/ → IP Catalog
solution/impl/ip → (add_files / ip_repo)
↓
project.xsa → 平台/BSP/Linux BSP
design.bit → boot/BOOT.BIN
write_hw_platform 替代了旧版 write_sysdef；Vitis Unified 2022.x+ 的 Tcl API 与 Classic 版本有重大差异write_hw_platform（综合前，可编辑）vs write_hw_platform -fixed -include_bit（实现后，固定含比特流）zu 开头 → MPSoC；vu/ku/xc7 → 纯 FPGA；xcvc → Versal../../references/vivado_guide.md：Vivado 工程创建、Block Design、综合实现、报告分析../../references/mpsoc_ps_config.md：Zynq UltraScale+ PS 详细配置（DDR、MIO、时钟参数）../../references/xdc_constraints.md：XDC 约束完整指南（时序、IO、例外约束）../../references/hls_guide.md：Vitis HLS 工程流程（C/C++ → IP）../../references/vitis_unified_guide.md：Vitis Unified IDE 2022.x+ 工程流程../../references/petalinux_guide.md：PetaLinux 系统构建流程../../references/jesd204b_to_c_migration.md：JESD204B→C IP 迁移指南（端口映射、数据位宽、AXI 寄存器、常见陷阱）../../references/grpc_on_petalinux.md：PetaLinux + gRPC 端到端部署指南（rootfs 配置、libutf8_range 软链、VM 预生成 .pb.cc + 板上 g++、udmabuf/AXI DMA RPC 暴露、ZMQ→gRPC 迁移、常见 RCU stall 等陷阱）../../references/official-docs/index.md：Xilinx/AMD 官方文档索引（UG/PG/DS/XAPP 编号、标题、用途、与本仓库参考指南的对应关系）