Kicad Xdc

Step 1: 넷리스트 추출

kicad-cli sch export netlist \
  --output build/netlist.xml \
  --format kicadxml \
  프로젝트.kicad_sch

Step 2: FPGA 심볼 식별 및 핀 추출

netlist.xml에서 FPGA 컴포넌트를 찾는 방법:

자동 식별 기준 (우선순위 순)

1. value 필드: xc7z020, xc7a35t, xc7a100t 등 Xilinx 파트 넘버 포함
2. footprint 필드: Xilinx 또는 패키지명 (CLG484, CSG324 등) 포함
3. 핀 수: 100개 이상 핀을 가진 컴포넌트
4. 사용자 지정: $ARGUMENTS로 레퍼런스 지정 (예: U1)

XML에서 추출하는 정보

<comp ref="U1">
  <value>xc7z020clg484</value>
  <pin num="Y9"   name="IO_L12P_T1_MRCC_33"  net="CLK_100MHZ"/>
  <pin num="AB12" name="IO_L4P_T0_33"         net="OLED_SDIN"/>
  <pin num="T18"  name="IO_L7N_T1_33"         net="CPU_RESET_N"/>
  ...
</comp>

각 핀에서:

• num (Y9) → PACKAGE_PIN
• net (CLK_100MHZ) → XDC 포트 이름 + Verilog 포트 이름
• name (IO_L12P_T1_MRCC_33) → 뱅크 번호 추출 (끝 숫자 _33)

Step 3: 뱅크/IOSTANDARD 결정

핀 이름에서 뱅크 추출

Xilinx 핀 이름의 마지막 숫자가 뱅크 번호:

IO_L12P_T1_MRCC_33  → Bank 33
IO_L4P_T0_34        → Bank 34
IO_0_35             → Bank 35

뱅크 → IOSTANDARD 매핑

boards.json의 bank_vcco 참조:

"33": { "voltage": 3.3, "iostandard": "LVCMOS33" }
"34": { "voltage": 1.8, "iostandard": "LVCMOS18" }

매핑 불가 시 (뱅크 불명)

• XDC에 ## TODO: IOSTANDARD 확인 필요 주석 추가
• pin-reviewer가 WARN으로 보고

Step 4: 네트 이름 패턴 인식

자동 인식 패턴 (net_patterns.json 참조)

Step 5: XDC 파일 생성

출력 형식

## ============================================================
## Auto-generated XDC from KiCad schematic
## Board: ZedBoard (xc7z020clg484-1)
## Source: project.kicad_sch
## FPGA: U1 (xc7z020clg484)
## Generated: 2025-03-16
## ============================================================
## ⚠️ 자동 생성 파일입니다. pin-reviewer로 검증해주세요.
## ============================================================

## ---- Clock ----
set_property -dict { PACKAGE_PIN Y9  IOSTANDARD LVCMOS33 } [get_ports clk_100mhz]
create_clock -period 10.000 -name sys_clk [get_ports clk_100mhz]

## ---- Reset ----
set_property -dict { PACKAGE_PIN T18 IOSTANDARD LVCMOS33 } [get_ports cpu_reset_n]
set_false_path -from [get_ports cpu_reset_n]

## ---- Buttons ----
set_property -dict { PACKAGE_PIN R18 IOSTANDARD LVCMOS33 } [get_ports btnr]
set_property -dict { PACKAGE_PIN T22 IOSTANDARD LVCMOS33 } [get_ports btnu]
set_false_path -from [get_ports btn*]

## ---- OLED (SPI) ----
set_property -dict { PACKAGE_PIN AB12 IOSTANDARD LVCMOS33 } [get_ports oled_sdin]
set_property -dict { PACKAGE_PIN AA12 IOSTANDARD LVCMOS33 } [get_ports oled_sclk]

네트 이름 → 포트 이름 변환 규칙

1. 대문자 → 소문자 변환
2. 하이픈(-) → 언더스코어(_)
3. 공백 → 언더스코어
4. 선행 숫자 → pin_ 접두사 추가
5. Verilog 예약어 충돌 시 → _io 접미사 추가

예: CLK_100MHZ → clk_100mhz, OLED-SDIN → oled_sdin

Step 6: 검증 연계

XDC 생성 후 자동으로 다음을 수행:

1. "pin-reviewer에게 검증 요청" — 기존 pin-review 체크리스트 적용
2. top.v 포트와 XDC 포트 이름이 일치하는지 확인
3. 불일치 시 top.v 포트 이름을 XDC에 맞추거나, XDC를 수정

한계 및 주의사항